问题背景
里德堡门的一个早期瓶颈是保真度与规模的矛盾:高保真演示往往只在孤立的一两个原子对上进行,而实际纠错电路需要同时在几十上百个门位点执行纠缠门。中性原子平台的解法非常”硬件原生”:激光是全局的,就用原子装配/重排把要纠缠的原子对移动到指定门位点,不被照亮的原子因远离里德堡共振而不受影响;再配以低温冷却与脉形优化,把成对门的保真度原封不动地搬到大规模并行场景 Levine 2019 Evered 2023。
要回答的核心问题有三个:(1) 并行执行是否损伤单对门保真度;(2) 门位点之间的串扰(crosstalk)有多大、以何种方式关联不同位点的误差;(3) 用什么基准方法把”单对门保真度”从 SPAM 误差中干净地提取出来。
从发展脉络看,2019 年的五对并行演示(Bell 保真度 量级)证明了”全局脉冲并行门”架构的可扩展性;2023 年通过冷却、脉形与 选取的系统性改进把保真度推过 ,首次在数十比特规模上跨过表面码容错阈值——这两步合起来确立了”并行纠缠层 + 原子搬运”作为中性原子量子处理器的基本执行模型,也是逻辑量子处理器与常数开销容错等上层架构成立的物理前提 Levine 2019 Evered 2023。
理论模型
两脉冲全局 CZ 协议
Levine 等的并行 CZ 协议只用全局耦合把两比特同时激发到里德堡态:选择失谐 ,让脉冲时长 恰好使 态(在阻塞约束下等价于集体 增强的二能级系统)完成一整个失谐 Rabi 循环,而 态只走不完整个循环;随后通过相位跳变 绕 轴旋转驱动场并施加第二段等长脉冲。当 时,两个脉冲的总时长 ,比逐比特寻址的传统方案(总时长 )更快,且只需全局耦合 Levine 2019。
参数化时间最优与平滑脉冲
Evered 等把两光子里德堡激发的暗态/亮态图像与时间最优控制结合:门由 Rabi 频率恒定、仅相位随时间变化的单一固定幅度脉冲实现,相位剖面可用解析 ansatz 参数化,例如
只需标定少数全局参数即可收敛到最优门;也可以改用 型平滑幅度门以更强地压制中间态散射,代价是更高的峰值 Rabi 频率与更强的有限阻塞效应。时间最优 CZ 的时长为 ;同样的最优控制方法找到的原生 CCZ 门时长 ,仅比时间最优 CZ 长 Evered 2023。该 ansatz 思想受 Jandura–Pupillo 时间最优门启发,与量子速度极限的分析一脉相承。
暗态最大化与失谐符号选择
两光子激发经过中间态,门期间原子的动力学可以在暗态基 中描述:暗态 不含中间态成分,亮态 的中间态布居 。一个关键的自由度是中间态失谐 与双光子失谐 的相对符号:在门开始处选取二者符号相反,可以最大化暗态布居、最小化中间态散射——同样的脉冲参数,符号选错与选对对应完全不同的散射误差(误差预算表中两种符号分别给出 与 )。时间最优门与平滑幅度门由此可以按主导误差源选择:散射主导时选更慢的平滑门, 或里德堡衰减主导时选更快的时间最优门 Evered 2023。里德堡主量子数取 也是多重权衡的结果:辐射寿命 、黑体衰减 、激光矩阵元 ,较低的 允许用更低 n 态十倍更强的激光驱动、更高失谐,同时保持足够长的寿命 Evered 2023。
门位点间串扰与误差关联
全局脉冲并行执行时,非门位点的原子必须保持”暗”:门位点在空间上互相隔开,位点间的范德瓦尔斯相互作用残余只有 ,远小于门内 间距的阻塞强度,直接串扰可忽略。更隐蔽的是门位点间误差关联:把每张实验照片的出错比特数当作随机变量,统计不同门位点之间的协方差随门数的增长,可以探测极微弱的共享误差通道。实测协方差呈先二次、后线性的渐近增长,与两个机制定量一致——S 态与近邻 P 态里德堡之间 相互作用造成的失谐移位及 P 态向邻近门位点的”跳跃”,以及 光束强度的逐发涨落。此外,两门之间约 的原子搬运间隔会把残余里德堡态原子逐出阵列,天然抑制了这类关联在纠错电路中的累积 Evered 2023。
基准方法:重复门与全局随机基准
单次门保真度可以用三种互相印证的方式提取:(1) 制备 Bell 态并以 SPAM 修正;(2) 施加奇数列 CZ 门串(中间插入单比特 门)拟合 Bell 态保真度的指数衰减;(3) 在 CZ 门之间施加随机全局单比特旋转的”全局随机基准”。三种方法给出定量一致的结果,其中 Bell 态法给出下界、门串法与全局随机基准相互吻合;第 (2)(3) 种天然消除了门附带的单粒子相位(见门相位与局域等价),而且第 (3) 种允许在标定门的同时标定单粒子相位。实践中用全局随机基准优化得到的最优参数与制备 Bell 态的最优参数完全相同,说明标定流程可以非常简短 Evered 2023。
方法与实现 / 实验特征
-
五对原子并行 CZ(2019):一维光镊阵列上五个原子对同时执行上述两脉冲协议,总门时间 (期间关闭光镊以避免里德堡态反囚禁)。原始 Bell 态保真度 (raw ),SPAM 修正后门保真度 (五对平均,单原子 SPAM 约 ,泄漏以单独测量加上界后扣除);转成 CNOT 后真值表保真度 (四个输入基矢平均制备保真度 )Levine 2019。
-
四组三比特并行 Toffoli(2019):同一全局激光还在四个三比特组上并行执行 CCZ/Toffoli:近邻阻塞 、次近邻仅 ,脉冲由 RedCRAB 最优控制合成,时长 、数值模拟保真度 ,实验 Toffoli 真值表保真度(SPAM 修正),受限层析给出 Levine 2019。
-
60 比特并行 99.5% CZ(2023):、 里德堡态、双光子 Rabi 频率 、门位点内原子间距 ,配合 增强灰粘胶冷却(径向声子占据 )与改进的光泵浦以压低运动误差。参数化时间最优门给出:raw Bell 保真度 、SPAM 修正 ;CZ 门串法 ;全局随机基准 ;平滑幅度门 ;60 个量子比特并行时 ,与孤立对无显著差别,已超过表面码容错阈值。逐位点分析显示阵列上保真度均匀,且同一些最优参数同时给出最优 Bell 态,说明标定流程可以非常简单 Evered 2023。
-
串扰与误差关联分析:这是并行化区别于孤立对门的核心问题,分三个层次考察:
- 直接串扰:门位点之间互相隔开,位点间残余范德瓦尔斯相互作用仅 ,远小于门内的阻塞强度,可忽略 Evered 2023。
- 误差关联:把每张实验照片的出错比特数当作随机变量,统计不同门位点之间的协方差随门数的增长,可探测极微弱的共享误差通道。实测协方差先二次、后线性增长,与两个机制定量一致——S 态与近邻 P 态里德堡间 相互作用造成的失谐移位及 P 态向邻近位点的”跳跃”,以及 光束强度的逐发涨落 Evered 2023。
- 电路级演化:两门之间约 的原子搬运间隔会把残余里德堡态原子逐出阵列,天然抑制上述关联在纠错电路中的累积 Evered 2023。
-
误差预算与改进路径:模拟误差预算(中间态失谐 )给出:里德堡 贡献 、 贡献 、中间态散射约 (暗态符号选择下)、位置涨落 ,总模拟保真度 (时间最优门)/ (平滑幅度门);预期将 Rabi 频率提高 3 倍、失谐再增大 2 倍可达 。误差按 Pauli 类型(X/Y/Z/泄漏/损失)的分解见原文 Extended Data Fig. 4,全口径建模方法见误差预算与真实建模 Evered 2023。
-
向多比特与逻辑推进:同一框架在 21 个量子比特(7 个三角形三比特组)上并行执行原生 CCZ,三比特 GHZ 态保真度按 衰减,对应单门保真度 ;数值上可找到直至六比特的快速受控 Z 门,显著短于分解成 个 CZ 的方案。全局脉冲还可原生实现对称的对角门族(如 CPHASE()、CCPHASE()),直接服务数字量子模拟中的相互作用项演化 Evered 2023。并行门是逻辑量子处理器与表面码、三比特门容错稳定子测量的时钟基础:门保真度越过表面码阈值后,以 CZ 层为时钟的纠错电路(如 qLDPC 架构的奇偶校验测量)才能给出净增益。
-
运动学与 的选择。并行保真度的前提是每个门位点的原子都足够冷: 增强灰粘胶冷却把径向声子占据压到 ,多普勒失谐与位置涨落引起的失谐噪声随温度下降;中间态失谐取 以兼顾散射抑制与双光子 Rabi 频率。低 ()激发配合强激光,是”更快的门 + 更长的寿命 + 更弱的运动敏感度”三重折中的结果 Evered 2023。运动与散射的建模细节见误差预算与真实建模。

并行 CZ 门位点排布与 60 比特全局随机基准衰减曲线(图源:Evered 2023 Fig. 2)

四个三比特组上并行执行的 CCZ/Toffoli 真值表(图源:Levine 2019 Fig. 4)
门时钟与规模
两次演示的门时钟分别为 (2019,五对并行)与约 (2023,时间最优 CZ 按 、 折算),原生 CCZ 约 。相比之下,门层之间伴随原子搬运的间隔在 量级(这也顺带把残余里德堡原子逐出阵列)——纠缠层时钟比搬运/读出快约两个数量级,调度的瓶颈因此不在门本身。这一格局正是分区架构(把门集中在纠缠区、存储区并行待命)与常数开销容错等设计的出发点 Evered 2023 NA143。
参数与量级
| 量 | 典型值 | 来源 |
|---|---|---|
| 五对并行 CZ 门保真度 | (SPAM 修正,门时间 ) | Levine 2019 |
| 两脉冲 CZ 协议时长 | () | Levine 2019 |
| 60 比特并行 CZ | (时间最优门) | Evered 2023 |
| 单对 CZ(多种基准) | – | Evered 2023 |
| 时间最优 CZ / CCZ 时长 | / (CCZ 长 44%) | Evered 2023 |
| 21 比特并行 CCZ | GHZ 衰减 , | Evered 2023 |
| 门位点间串扰 | (可忽略) | Evered 2023 |
| 主要误差源 | :;: | Evered 2023 |
与其他概念的关系
- 单对门的物理与脉冲方案见阻塞 CZ 门与里德堡阻塞;把”一控多靶”推到极致的是多比特阻塞门,与并行多对 CZ 构成”多对并排 × 单门多靶”两个正交的并行维度。
- 并行 CCZ/Toffoli 与三比特门在纠错中的应用见Toffoli/CCZ 门与三比特门容错稳定子测量;并行纠缠层一旦越过阈值,就成为逻辑量子处理器的时钟引擎。
- 门位点与存储位点的空间划分发展成分区架构;原子对进入门位点的搬运依赖原子装配与原子重排与连续运行,搬运时间与门时间的比值决定电路时钟。
- 脉冲设计的极限与整形见量子速度极限、解析整形脉冲与ARP 门;门附带的单粒子相位如何处理见门相位与局域等价。
- 保真度超过表面码阈值后,并行门成为逻辑量子处理器与qLDPC 架构的纠缠层引擎;误差的微观来源归入误差预算与真实建模,平台级性能对比见中性原子基准测试。
参考文献
- H. Levine, A. Keesling, G. Semeghini, A. Omran, T. T. Wang, S. Ebadi, H. Bernien, M. Greiner, V. Vuletić, H. Pichler, M. D. Lukin, “Parallel Implementation of High-Fidelity Multiqubit Gates with Neutral Atoms”, Phys. Rev. Lett. 123, 170503 (2019). NA063 · arXiv:1908.06101
- S. J. Evered, D. Bluvstein, M. Kalinowski, S. Ebadi, T. Manovitz, H. Zhou, S. H. Li, A. A. Geim, T. T. Wang, N. Maskara, H. Levine, G. Semeghini, M. Greiner, V. Vuletić, M. D. Lukin, “High-fidelity parallel entangling gates on a neutral-atom quantum computer”, Nature (2023). NA078 · arXiv:2304.05420