Atomique 动态阵列编译｜中性原子量子计算知识库

Atomique 的本质是把"1 个 SLM + 多个 AOD 阵列"抽象成完全多部图——同阵列内禁止两比特门、跨阵列靠搬运耦合——于是 qubit 映射分解为"选阵列（MAX k-Cut）+ 选位置（负载均衡与对齐）"两级，路由则在三条硬件约束下贪心凑最大并行门集，并把原子搬运的加热、丢失、冷却、退相干四种开销第一次写进了编译器的保真度账本。

问题背景

背景上，中性原子阵列的规模正快速推进：Infleqtion 宣布 1,600 qubit 系统，实验演示包括 289 qubit（Ebadi 等）、256 qubit（QuEra）、324 qubit（Pasqal）与超过 1,000 陷阱的 Atom Computing 平台 Wang 2024（平台全景见中性原子量子计算硬件全景）。

可重构原子阵列（reconfigurable atom array, RAA，即FPQA 计算模型中的 FPQA）允许计算中相干移动原子。Atomique 采用的硬件模型比 OLSQ-DPQA（见OLSQ-DPQA：可重构阵列的 Qubit 映射）更进一步：一个 SLM 静态阵列加多个 AOD 可动阵列，硬件耦合图是”完全多部图”——任意两个不同阵列的原子原则上都能靠移动凑近执行门，而同阵列内禁止两比特门（SLM 内原子永远不会落进彼此的里德堡半径；AOD 内则因原子丢失风险被刻意避开），即两比特门只能跨阵列执行 Wang 2024。控制更多 AOD 集合已获实验验证。

编译要过的三道硬件关卡：其一，双比特门没有单独寻址能力——单比特门由垂直于原子平面的 Raman 激光逐个寻址，而两比特门由平行于原子平面的里德堡激光全局激发，里德堡半径内的所有原子对都会被迫执行 CZ，选中的门集合必须只含真正需要的原子对；其二，同一 AOD 内行/列次序不可交换（不能越过彼此）；其三，多行/多列不能重叠。此外，SLM↔AOD 转移每次有 0.68% 的原子丢失概率，对 QAOA、量子模拟这类迭代/Trotter 化线路会累积成整轮执行失败的风险——这正是”超导式 SWAP 思路”与”搬运式路由”必须精细权衡的原因 Wang 2024。

形式化模型

门频图与 MAX k-Cut

给线路构造无向图：点为 qubit，边权累计 qubit 对之间的双比特门数，且每个位于第 $l$ 层的门贡献的权重按因子 $γ$ 逐层指数衰减——越靠后的门从好的映射中获益越少。把 qubit 分到 $k$ 个阵列、最大化跨阵列门数，就是该图上的 MAX k-Cut（NP 困难）；Atomique 用逐点贪心算法，近似比 $1 - 1/ k$ 。SWAP 只在必要处由 Qiskit 的 SABRE 在完全多部耦合图上补插（每个 SWAP ≈ 3 个 CZ）Wang 2024。

原子搬运开销模型

这是 Atomique 最具辨识度的形式化贡献。单次搬运的保真度损失分解为四项独立因子之积

F_{mov} = F_{heating} \times F_{loss} \times F_{cooling} \times F_{deco},

运动加热：按”恒定负加加速度”轨迹（加速度线性下降、速度抛物线），振动量子数增量 $Δ n_{vib} \propto D^{2} / (ω_{0}^{2} T_{mov}^{2})$ ；按实验参数，1 跳/5 跳/10 跳的增量分别为 0.0054、0.13、0.54；加热附加误差为 $λ n_{vib}$ 倍双比特门误差（ $λ = 0.109$ ）。
原子丢失： $n_{vib} = 15, 20, 30$ 时丢失因子分别为 0.999998、0.998、0.708，故设冷却阈值 $n_{vib} = 15$ 。
冷却开销：任一原子超阈值就把整组 AOD 的量子信息换到预冷阵列（每原子 2 个 CZ），阈值取 15 时约每 100 个门触发一次，贡献 $F_{cooling} = \prod f_{2 Q}^{2 N_{AOD}}$ 。
运动退相干： $F_{deco} = exp (- N_{i} T_{mov, i} / T_{1})$ ， $N_{i}$ 为该阶段动用的原子数。

线路总保真度为 $F = F_{1 Q} \times F_{2 Q} \times F_{transfer} \times F_{mov}$ ，其中转移项 $F_{transfer} = (1 - P_{loss})^{N_{transfer}} exp (- T_{transfer} / T_{1} \times N)$ 计入每次 $15 μ s$ 、丢失率 0.0068 的 SLM↔AOD 换阱 Wang 2024。

搬运 vs SWAP 的分界。固定阵列（FAA）路由每个双比特门平均要付约 2 个额外双比特门（ $f_{2 Q}^{2} = 0.95$ ），而 RAA 的搬运退相干开销在 10/50/100 qubit 时仅 0.998/0.99/0.98——只要加热项满足 $n_{vib} < 2/ λ \approx 18$ （约对应 1,000 个门以内），搬运恒优于 SWAP；即便把门保真度与相干时间各改善一个量级（0.9975、15 s），这一定性结论依然成立 Wang 2024。

方法与实现

Atomique 流水线三段 Wang 2024：

qubit-阵列映射器（粗粒度）：在门频图上跑 MAX k-Cut 贪心，决定每个 qubit 归属哪个阵列，最大化跨阵列门数、最小化 SWAP；再用 SABRE 在多部耦合图上插补必要 SWAP。
qubit-原子映射器（细粒度）：这一步不影响 SWAP 开销，专注最大化并行门执行、压低深度。SLM 侧用负载均衡映射——按 qubit 参与的双比特门数降序，从左上角沿对角线螺旋填充，使每行/每列的门负载尽量均衡（均衡天然降低误门与行列重叠违规的概率）；AOD 侧用对齐映射——按双比特门频率排名，把最高频的 qubit 对放到两个阵列的同名位置，一移动即对齐、一照射即成门，高频门的小位移也天然规避行列保序违规。
高并行 AOD 路由器：迭代处理 DAG 前沿——先执行所有可执行单比特门（Raman 激光），再从无双比特依赖的前沿门中贪心凑”极大合法并行门集”：从单个门出发逐个尝试加入，违反三约束之一（半径内误门、行列保序、行列不重叠）则拒绝并把该门推回 DAG；随后平移 AOD 行列、打开里德堡激光执行，循环至线路结束。

Atomique 编译流水线：门频图 MAX k-Cut 阵列映射 → 负载均衡/对齐两级原子映射 → 高并行路由迭代（图源：Wang 2024 Fig. 3）

实验结果与对比

评测覆盖 20+ 基准：通用线路（arbitrary、QASMBench、SupermarQ）、量子模拟（随机 Pauli 网络与 H₂/LiH 分子）、QAOA（随机图与规则图），规模 5–100 qubit、10– $1 0^{4}$ 个双比特门；默认硬件 10×10 拓扑、1 SLM + 2 AOD。物理参数取自实验：双比特门保真度 0.9975（两个 190 ns 全局里德堡脉冲，共 380 ns）、单比特门 625 ns（BB1 脉冲，保真度约 0.9992）、相干时间 $T_{1} = 15 s$ 、单次搬运 300 μs、原子间距 15 μm Wang 2024。

对比维度（平均值）	超导 IBM	FAA-长程	FAA-矩形	FAA-三角
双比特门数缩减	5.6×	3.4×	3.5×	2.8×
深度缩减	3.7×	3.5×	3.2×	2.2×

对最强基线 FAA-三角阵列，Atomique 在保真度、双比特门数、深度上分别领先 2.7×、2.8×、2.2×；简单线路（如 H₂ 分子模拟）上各架构表现相当，而非局域性强的 QSim 随机线路受益最大。与 OLSQ-DPQA 系对比（Tan-Solver 为 SMT 精确求解、Tan-IterP 为其迭代剥离松弛，Z3 4.13，每阵列 16×16，24 小时超时）：小线路上 Atomique 保真度相当（平均 88%）但快超过 2,000×；Tan-Solver 在超过 20 qubit 的线路上 24 小时内无解，而 Atomique 可扩展到百 qubit 量级 Wang 2024。对 Geyser（原生多比特门编译，见Geyser：原生多比特门编译），多比特脉冲数最多减少 6.5×：HHL-7 从 486 降到 348、QV-32 从 11,803 降到 4,995、BV-50 从 432 降到 66。与Q-Pilot相比，Q-Pilot 深度更浅但 Atomique 总保真度更高，在深度、门数与搬运之间取得更好平衡。

规律性结论：RAA 的优势随电路”非局域性”（qubit 度、非对易 Pauli 项概率）增大而扩大，深线路受益更大；局域性强的浅线路反而可能因搬运退相干略输 FAA。参数敏感性分析给出：单次搬运时间短于 150 μs 时单步加热即超上限、冷却失效，200 μs 以内冷却得不偿失，最优约 300 μs（与实验范围 200–400 μs 一致）；原子间距从 1 扫到 60 μm，加热按 $D^{2}$ 增长，超过 60 μm 后冷却开销主导，Atomique 在 60 μm 以内始终优于基线 Wang 2024。

参数与量级

量	典型值	来源
双比特门	$f_{2 Q} = 0.9975$ ， $380 ns$ （两个 190 ns 全局脉冲）	Wang 2024
单比特门	$625 ns$ （BB1）， $f_{1 Q} \approx 0.9992$	Wang 2024
相干时间 $T_{1}$	$15 s$	Wang 2024
SLM↔AOD 转移	$15 μ s$ ，丢失概率 $0.0068$	Wang 2024
单次搬运	$300 μ s$ （最优区间 200–400 μs）	Wang 2024
原子间距	$15 μ m$	Wang 2024
每跳加热增量 $Δ n_{vib}$	0.0054（1 跳）/ 0.13（5 跳）/ 0.54（10 跳）	Wang 2024
冷却阈值 / 触发频率	$n_{vib} = 15$ ；约每 100 个门一次	Wang 2024

与其他概念的关系

“同阵列禁门、跨阵列搬运”的完全多部图模型是FPQA 计算模型的一种具体工程化；多 AOD 并行搬运进一步放大并行度，也是 DasAtom 等后续工作借鉴的硬件方向。
两级映射中的 MAX k-Cut 与Arctic的 max-cut 分层同源；组间衔接一个用 SWAP、一个用纯移动，构成方法谱系的两端。
原子丢失建模与原子损失与容损失架构直接相关；搬运的加热/冷却物理来自原子搬运与相干输运。
与OLSQ-DPQA对比给出可扩展性分界（20 qubit vs 100 qubit）；后续路由改进见Q-Pilot 飞行 ancilla 编译与最优重排与置换路由。
SWAP 补插沿用了布局映射与长程交互利用的固定阵列技术，而门数/深度指标的比较方法学见编译器公平评测与可视化。
评测中的 QAOA/量子模拟基准特性描述与通用量子基准套件相通。
同为面向 FPQA 硬件的编译系统，Weaver 重定向编译框架关注多硬件重定向，ZAP 架构与编译器则走向分区架构的协同设计。
门级物理（两个 190 ns 全局里德堡脉冲、BB1 单比特脉冲）的原生实现分别见阻塞 CZ 门与中性原子单比特门。
阵列规模与连续运行能力的进展见大规模阵列与连续运行；原子丢失后的补齐机制与原子重排与连续运行相衔接。

参考文献

H. Wang, P. Liu, D. B. Tan, Y. Liu, J. Gu, D. Z. Pan, J. Cong, U. A. Acar, S. Han, “Atomique: A Quantum Compiler for Reconfigurable Neutral Atom Arrays”, Proc. 51st ISCA (2024). NA019 · DOI 10.1109/isca59077.2024.00030 · arXiv:2311.15123
B. Tan, D. Bluvstein, M. D. Lukin, J. Cong, “Qubit Mapping for Reconfigurable Atom Arrays”, ICCAD (2022)（Tan-Solver 基线）. NA014
H. Wang et al., “Q-Pilot: Field Programmable Qubit Array Compilation with Flying Ancillas”, DAC (2024). NA026
T. Patel, D. Silver, D. Tiwari, “Geyser: A Compilation Framework for Quantum Computing with Neutral Atoms”, ISCA (2022)（题录经 NA019 参考文献核实）· DOI 10.1145/3470496.3527428

中性原子百科

探索

Atomique 动态阵列编译