门槛在哪里
BB 码的校验矩阵虽稀疏，但 Tanner 图不可嵌入二维平面（局域性界的代价就是非局域）。IBM 的方案把它折算成两个可支付的指标：其一，厚度 2——度 6 的 Tanner 图可分解为两个度 3 平面子图，芯片上下两面各布一层耦合器即可实现；其二，长程边有限——每比特仅 2 条长程边，环面移位对称让综合征电路的 7 层 CNOT 全部作用于近邻。这两个性质是所有超导路线的前提Bravyi et al. 2023 (Nature)。
超导路线：从布线到架构
多层布线的首个实验验证由 Mathews 等人给出（npj Quantum Information 2025）：在多层超导工艺上实现 qLDPC 所需的非平面连接Mathews et al. 2025 (npj QI)。系统层面，IBM 的自行车架构（Tour de gross）给出完整设计：以 gross 或 two-gross 为存储模块，配逻辑处理单元（LPU）、码-码适配器、T 工厂与码-工厂适配器；自行车指令集含 12 个移位自同构、15 个模内 Pauli 测量、36 个模间测量与 6 个 T 注入，逐指令给出电路噪声下的逻辑错误率（ 时模内测量 、模间测量 是最弱环节）；模块内长程耦合限制在千比特以内、模间耦合数量随距离线性增长，并以 0.6 m transmon 态传输 98.8% 保真度的实验佐证可行性Yoder et al. 2025 (arXiv)。处理器演示见ibm-qldpc-demo与高码率 qLDPC 处理器设计Bhardwaj et al. 2026 (arXiv)。布局侧的折中研究包括方向性码（directional codes，按主导噪声方向定向校验）Gehér et al. 2025 (arXiv)与路由码（routing codes，把布线资源显式编入码设计）Zhang et al. 2026 (arXiv)。
中性原子与冷原子路线
中性原子的天然优势是原子重排（rearrangement）与全域耦合：Wang 与 Mueller 系统研究了 qLDPC 码在中性原子阵列上的布局（含分组重排调度）Wang & Mueller 2024 (Quantum)。互联侧，量子发射器融合（emitter-mediated interconnect）把长程校验交给光子链路（npj Quantum Information 2025）Chen et al. 2025 (npj QI)。噪声红利方向，BiBiEQ 把 BB 码与擦除转换结合——原子丢失被转换为可定位的擦除错误后，qLDPC 的高码率优势进一步放大Bhave et al. 2026 (arXiv)（参见neutral-atom-erasure）。国内方面，浙江大学团队在 Nature Physics 2025 报告了低开销码的实验演示Wang et al. 2025 (Nature Physics)。
译码与控制电子
qLDPC 的译码没有表面码 MWPM 那样的专用快算法，通用方案是 BP+OSD（bp-osd-decoding），其吞吐是实时性的瓶颈。进展：Maurya 等人实现 BP 型译码器的 FPGA 部署，面向实时综合征流Maurya et al. 2025 (arXiv)；滑动窗口与局域化简并（BPLSD）等算法把延迟压到可实时（见real-time-decoding）。控制侧的负担同样真实：厚度 2 布线使控制线数量翻倍、长程耦合器的保真度需与短程门同量级——这些都不改变逻辑错误率公式，但直接决定工程周期。
批判性平衡
qLDPC 阵营以码率与距离换连接复杂度：优势是物理比特数量级的节省（qldpc-vs-surface）与高码率带来的逻辑密度；代价是长程耦合门保真度（目前超导态传输 ~99% 量级，低于本地门）、布线密度与译码吞吐。表面码阵营则工艺成熟、译码快、连通性平凡。2026 年的共识是两条路线并非零和：中短期表面码保阈值与工艺，qLDPC 在存储密集型任务（逻辑量子比特 bank）先行切入，Starling 类路线则以 BB 码为默认存储码——分场景共存而非全面替代。