阈值判定逻辑：Λ 因子
表面码在码容量层面的标度律是 （论文 Eq. 1）。由此定义误差抑制因子
即码距每加 2，逻辑错误率除以 Λ：Λ>1 就是低于阈值，Λ 的数值直接读作”阈值与物理错误率之比”。实验上对 关于 d 做线性回归即可提取 Λ，无需先知道 ——这是判定”是否跨过阈值”最省假设的实验量（标度律的推导见surface-code-threshold）。
双处理器实验设计
实验动用两颗芯片：105 比特处理器跑 d=7（49 数据 + 48 测量 + 4 泄漏移除，共 101 个物理比特），72 比特处理器跑 d=5 并集成实时译码器。三项工程要点：
- 快：1.1 µs 纠错周期（快速重置 + 同步），连续运行 10⁶ 周期性能不掉；
- 泄漏管理：数据比特泄漏移除（DQLR）每周期执行，使 d=5 的 Λ 提升 35%——同时检测概率只降 12%，说明”检测概率低”不等于”纠正好”，只有与逻辑错误相关的检测事件才计入 Λ；
- 误差预算：CZ 门（含泄漏与杂散相互作用）是 1/Λ 的最大贡献者，相关错误占预算 17%。
关键数字（神经网络译码）
| 量 | 值 |
|---|---|
| Λ（d=3→7，神经网络译码） | 2.14 ± 0.02 |
| ε₇（每周期逻辑错误率） | (1.43 ± 0.03)×10⁻³ |
| Λ（集成匹配合成译码）/ ε₇ | 2.04 ± 0.02 / (1.71±0.03)×10⁻³ |
| 检测概率 p_det（d=3, 5, 7） | 7.7% / 8.5% / 8.7% |
| d=7 逻辑寿命 vs 最好物理比特 | 291±6 µs vs 119±13 µs（2.4±0.3×） |
| 15 小时稳定性 | 平均 Λ=2.18±0.07，最好 2.31±0.02 |
| 模拟外推（到 d=11） | Λ_sim = 2.25 ± 0.02 |
| 外推 10⁻⁶ 逻辑错误率 | d=27（1457 物理比特） |
最后两行值得合读：在同类噪声模型下，物理错误率减半时，d=27 码的逻辑性能可提升约 4 个数量级——低于阈值意味着”提升物理质量”与”加大码距”两条杠杆开始互相放大Acharya et al. 2024 (Nature)。
实时译码：63 µs 闭环
72 比特芯片上集成了流式匹配译码器 sparse blossom（算法见real-time-decoding与mwpm-decoding）：常量大小的图缓冲、多线程分区块加融合，d=5 平均延迟 63±17 µs，且与实验长度无关（一直到 10⁶ 周期 ≈ 1.1 s）。实时译码下 ε₅=0.35%±0.01%（Λ=2.0±0.1），离线神经网络译码 ε₅=0.269%±0.008%（Λ=2.18±0.09）——实时与离线的差距已经很小，但仍是后续译码器竞赛的靶子（见google-followups）。
d=29 重复码与 10⁻¹⁰ 错误爆发地板
用只纠单轴错误的重复码可以把码距推到远超表面码的区间：d=29 重复码跑了 2×10¹⁰ 个周期（5.5 小时），d=5–11 段拟合 Λ=8.4±0.1。但在 d≥15 处出现约 10⁻¹⁰ 的逻辑错误地板：来自每小时约一次、空间局域在 ~30 个比特、衰减时间常数 ~400 µs 的相关错误爆发。与旧处理器每 10 秒一次高能粒子事件相比，Willow 用能隙工程约瑟夫森结把高能事件率压低了约两个数量级——相关错误取代随机错误成为下一个对手，这一发现直接改写了后续超导 QEC 的工程议程（见qec-2026-state-of-art）。
历史定位：从 1.04 到 2.14 的两年
直接前作是 2022 年 Sycamore 72 比特芯片上的 d=3 vs d=5 对比：d=5 的 25 周期逻辑错误概率 2.914%±0.016%，仅略优于 d=3 的 3.028%±0.023%——Λ≈1.04 的微弱信号，且没有实时译码Google Quantum AI 2023 (Nature)。两年之内 Λ 从 ~1.04 提升到 2.14，靠的不是单点突破，而是泄漏移除、检测事件时间戳、实时译码与误差预算闭环的合力。把时间轴再拉长：自 1996 年 Shor 容错线路与 1997–1998 年阈值定理（见qec-history、threshold-theorem）以来，“低于阈值即可任意扩展”始终停留在理论与小系统演示；Willow 是这条承诺在主流硬件上的首次决定性兑现，因此被广泛称为量子纠错的”二十年里程碑”。它同时标定了边界：单逻辑比特、纠错存储、相关错误地板仍在——通往通用容错计算的清单见early-fault-tolerance。
