电路级优化

电路级优化不改变 bucket-brigade 的器件语义,而在编译层做文章:门级并行化、全局 fanout 原生门与平台原生多比特门,分别服务容错核算与 NISQ 浅电路两个目标。

机制回顾:同一棵树,两本调度账

本词条讨论的三条路线都不碰器件语义(bucket-brigade 的接力寻址与总线读出见 bucket-brigade 架构),只在编译与调度层做文章。先把记账的骨架立起来。

成本向量取 $(G,\Delta ,W)$ 三分量——门数、深度、宽度(第四分量能量-干预账与本词条无关,完整四本账口径见 成本口径)。其中 $G$ 只由电路本身决定,$\Delta$ 却还依赖一个自由度:调度(scheduling)。给定电路的有向无环依赖图(DAG),调度给每个门分配一个时间层,唯一硬约束是独占激活(exclusive activation):同一时间层内任意两个门不共享量子比特。深度 $\Delta$ 等于关键路径(critical path)的长,不等于门数;“每步只排一个门”的串行调度是所有可能调度中最笨的一种,门级并行化的全部内容就是在依赖允许的范围内把层压扁。

bucket-brigade 电路分两段:地址区(路由器树的接力展开)与查询区(总线与被寻址单元的读出交换)。两段的串行病根不同——地址区的 $O(n^2)$ 来自调度选择,查询区的 $O(2^q)$ 来自逐单元结构——所以优化手段也不同:前者用波前调度与流水线(推导一、二),后者要动 Clifford+T 分解本身(推导三)。约定记号:器件推导用 $n={\log }_{2}N$ 记地址位数;引用 Paler 与 USTC 的电路账时沿用原文献记号并显式注明。

推导一:串行调度 $O(n^2)$ 步的成因与压回 $O(n)$ 的调度

三角和:串行账怎么来的

GLM 对 bucket-brigade 的电路级账目是:“相干检索一次需 $O(n^2)$ 步”GLM 2008 (PRA)。这个平方从哪来?机制上(bucket-brigade 词条的接力描述),$n$ 个地址比特依次进树:比特 $i$ 沿已开通的走廊下传,在第 $i$ 层的节点处落位(把该节点置向左或右)。把基本操作记为 $(i,j)$($1\le j\le i\le n$):“比特 $i$ 在第 $j$ 层节点处穿过或落位”,每一次都是一次受控两体相互作用。比特 $i$ 要经过 $i$ 层,花费 $i$ 个操作;串行调度(每步全局只执行一个操作)下总步数是三角和

$T_{\mathrm{ser}}={\sum }_{i=1}^{n}i=\frac{n(n+1)}{2}=\Theta (n^2)=\Theta ({\log }^{2}N).$

代入数字:$n=12$ 得 $78$ 步,$n=20$ 得 $210$ 步,$n=36$ 得 $666$ 步。这就是站内”$O({\log }^{2}N)$ 两体门”账目的同一来源(口径 C,与”每次调用只激活 $O(n)$ 个位点”的口径 B 之关系见 成本口径推导二)。误差侧的直接推论:每操作错误率 $\epsilon$、错误数按操作数累加,单次路由的不保真度 $\approx \frac{n^2}{2}\epsilon$,要求可忽略就得 $\epsilon \ll 2/n^2$——bucket-brigade 词条”要求错误率显著小于 $1/O(n^2)$“的出处。

关键在于:串行是调度选择,不是物理必然。三角和数的是操作总数 $G$;步数 $\Delta$ 可以远小于它。

反对角线调度:深度 $2n-1$ 的构造

树是 $n$ 级的移位结构,操作 $(i,j)$ 之间只有三类约束,逐条验证后可以给出一个显式的并行调度。

• 依赖:比特 $i$ 穿过第 $j$ 层($j<i$)要求第 $j$ 层已被比特 $j$ 置向,即操作 $(j,j)$ 先完成;
• 比特独占:同一比特每步至多参与一个操作(它是一根物理线);
• 节点独占:同一路由节点每步至多处理一个比特(独占激活)。

取调度 $\sigma (i,j)=i+j-1$(反对角线/波前序,即令所有 $i+j$ 相同的操作同层)。三条逐一对上:

1. 依赖:$(j,j)$ 排在 $2j-1$ 步,而 $(i,j)$($i>j$)排在 $i+j-1>2j-1$ 步——走廊开通先于任何后续比特使用它;
2. 比特独占:固定 $i$、让 $j$ 变,步号 $i+j-1$ 两两不同——一根线每步只做一个操作;
3. 节点独占:固定 $j$、让 $i$ 变,步号同样两两不同——一个节点每步只放行一个比特。

于是全部 $\frac{n(n+1)}{2}$ 个操作被装进

${\Delta }_{\mathrm{wf}}={\max }_{i,j}(i+j-1)=2n-1=\Theta (n)$

个时间层,门数一个不少。平均并行度为 $\frac{n(n+1)/2}{2n-1}\approx n/4$,峰值 $n$(反对角线层);压缩因子 $\frac{n(n+1)/2}{2n-1}\approx \frac{n+1}{4}$:$n=12$ 时 $78\to 23$(约 3.4 倍),$n=20$ 时 $210\to 39$(约 5.4 倍),$n=36$ 时 $666\to 71$(约 9.4 倍)。图像就是一条传送带:每一层节点以每步一个比特的节律放行,地址比特鱼贯而入,走廊以每步一层的速度生长,最后一个比特 $n$ 在第 $n$ 步进树、再走 $n-1$ 层、第 $2n-1$ 步落位。读出后再按逆序 uncompute,深度同阶。

精度红利与口径提醒

错误数按操作数累加的口径下,并行化不减少操作数,似乎不改变误差账——但它把步数从 $\frac{n^2}{2}$ 压到 $2n-1$,凡上界里出现”每步错误”的项都按同比例缩小(推导六的 Hann 型上界正是如此)。仅就路由操作本身的错误累加,$\frac{n^2}{2}\epsilon \to (2n-1)\epsilon$,对单操作错误率的要求从 $\epsilon \ll 2/n^2$ 放宽到 $\epsilon \ll 1/(2n)$:$n=20$ 时从 $5\times 10^{-3}$ 放宽到 $2.5\times 10^{-2}$,放宽因子 $\approx n/4=5$。两点提醒:其一,这是调度级账目,GLM 原文引用时仍须区分”激活 $O(n)$ 个位点”(口径 B)与”$n^2/2$ 个串行步”(口径 C);其二,这里只算地址区——查询区的深度瓶颈在电路编译下另有来源(推导三),波前调度救不了它。

推导二:地址流水线 $T_{\mathrm{pipe}}(k)=L+(k-1)p$

从传送带到流水线公式

推导一的传送带揭示:树每步只接纳一个比特层,所以一个 $n$ 比特地址要占带 $n$ 步。这意味着相邻两次查询的地址本可以错拍进树——查询 $\lambda +1$ 的第一个比特在查询 $\lambda$ 的最后一个比特进树后一拍即可跟进,两棵”地址波”在树中相距 $n$ 步。这正是器件级流水线(成本口径推导四给出一般形式):第一查询延迟 $L$,此后每 $p$ 步完成一查询,$k$ 次查询总深度

$T_{\mathrm{pipe}}(k)=L+(k-1)p,\bar{\Delta }(k)=\frac{T_{\mathrm{pipe}}(k)}{k}=p+\frac{L-p}{k}.$

推导:第 $\lambda$ 个查询($\lambda \ge 2$)的最后一个比特落位时刻是第 1 查询的落位时刻加 $(\lambda -1)p$(传送带每 $p$ 步整体推进一个地址),对 $\lambda =k$ 即得第一式;除以 $k$ 即摊销深度。只要 $k\gg L/p$,有 $\bar{\Delta }\to p$。波前调度下 $L=2n-1$、进带节律决定 $p\ge n$,故

$T_{\mathrm{pipe}}(k)=(2n-1)+(k-1)n,\bar{\Delta }(k)⟶n=\Theta (\log N).$

若保守地用串行延迟 $L=\frac{n(n+1)}{2}$ 作第一查询延迟(成本口径词条的取法),渐近摊销不变,交叉点推后到 $k\gg L/p=\frac{n+1}{2}$:$n=20$ 时约 10 次,$n=36$ 时约 18 次。

数值表

两个规模($n=12$ 对应 $N=2^{12}=4096$ 单元,$n=36$ 对应 $N=2^{36}=64$ GB 表),取波前延迟 $L=2n-1$、节距 $p=n$:

$k$	$\bar{\Delta }(k)$,$n=12$($L=23$,$p=12$)	$\bar{\Delta }(k)$,$n=36$($L=71$,$p=36$)
1	23.0	71.0
10	13.1	39.5
100	12.11	36.35
$10^3$	12.011	36.035
$10^6$	12.000023	36.000071

乘上算法查询数看总量:$N=2^{36}$ 的无结构搜索需 $Q\approx \frac{\pi }{4}\sqrt{N}\approx 2.06\times 10^5$ 次查询,摊销深度 $\bar{\Delta }=36+\frac{35}{2.06\times 10^5}\approx 36.0002$——串行账 $666$ 步被摊成 $\Theta (n)$,且 Grover 规模的查询次数早已深入摊销区。

重置波与真实节距的下界

两个工程性折扣必须记账。其一,重置波:查询读出后要逆序 uncompute 复位路由器,而树中节点是 qutrit,同一时刻只能持有一次寻址的方向信息;若不做双树交替,下一查询的开树必须等重置波让出节点,节距的下界从 $n$ 抬到约 $2n$–$3n$——常数因子,不动 $\Theta (n)$ 的结论。其二,独立性:流水线要求相邻查询相互独立、路由器被连续占满;有经典前馈依赖或查询间需要清空的算法吃不到摊销(语义约束见 查询语义:路由与读出)。

推导三:Paler 账目拆解:查询区 $O(2^q)\to O(q)$

Paler、Oumarou、Basmadjian(2020)处理的是电路编译下的 bucket-brigade:qutrit 树换成 Clifford+T 电路后,深度瓶颈从地址区移到了查询区。他们给出系统化的门级并行化方法,并报告:宽度 $q+2^q+1$、T 数 $4\cdot 2^q+6\cdot 2^n$($q$ 为地址位数,$n$ 计数据比特)、深度 $14q+10$,不引入任何额外辅助比特,且与表面码兼容Paler et al. 2020。下面把这份账拆开。

顺序版深度从哪来

对照对象是 Di Matteo–Gheorghiu–Mosca 电路族的顺序版(电路族与表面码核算见Di Matteo et al. 2020与 容错资源红线),其查询区深度为 $21\cdot 2^q+2q-26$Paler et al. 2020。结构上一目了然:查询区逐存储单元串行,每个单元的受控读出块贡献一个固定的 T 深度常数(主项系数 21),共 $2^q$ 块串联,故主项 $\propto 2^q$;$2q$ 与常数项来自地址区与电路首尾的边界修正。这与 qROM 电路的 unary iteration(幺正迭代)同族——T 总数随表长线性($4L-4$,$L$ 为表长Babbush et al. 2018),但深度被逐块串行钉死在 $O(N)$。门数便宜、深度昂贵,是逐单元结构在调度层面的必然。

布尔恒等式与 7 个 T 门

Paler 方法的第一个部件是选对分解。CCZ(等价于 Toffoli 加外围 Hadamard)是对角门,作用为 $|x,y,z⟩\mapsto (-1{)}^{xyz}|x,y,z⟩$,相位函数是 $\pi xyz$。对比特值 $x,y\in \{0,1\}$ 有恒等式 $xy=\frac{x+y-(x\oplus y)}{2}$(逐一代入四种取值即验)。用它把三重积降次:

$xyz=\frac{xy+xz-x(y\oplus z)}{2}\stackrel{xy\to \frac{x+y-(x\oplus y)}{2},\text{同理}}{\to }xyz=\frac{x+y+z-(x\oplus y)-(x\oplus z)-(y\oplus z)+(x\oplus y\oplus z)}{4}.$

(第二步把 $xy,xz,x(y\oplus z)$ 各自再用一次降次恒等式,合并同类项即得。)于是

$(-1{)}^{xyz}=\exp (\frac{i\pi }{4}[x+y+z-(x\oplus y)-(x\oplus z)-(y\oplus z)+(x\oplus y\oplus z)]),$

而单个 T 门($T=e^{i\pi /4}$ 于 $|1⟩$)恰好贡献 $\frac{i\pi }{4}\times$(所在线的比特奇偶性),T 贡献反号;CNOT 网络可在 T 作用瞬间把线上累积奇偶性调成上式任一项(相位多项式/phase polynomial 综合的标准手续)。七个奇偶项、系数各 $\pm 1$,对应7 个 T/T† 门;无辅助比特时它们可排进 4 个 T 层。若两处相邻相位项落在同一根线上且同号,可合并:$T\cdot T=S$,而 S 是 Clifford、不进 T 账——这就是”共享目标线的 T 门成对合并为 S 门”。

共享线并行与 S 合并

第二个部件是调度引理:两个 Toffoli/CCZ 只要共享一根线(控制或目标)即可并行Paler et al. 2020。道理在相位侧:CCZ 是对角门,任意两个 CCZ 对易,乘积的相位多项式是两者之和;串行调度的冲突只来自”同一根线同层不得有两个门”,而把两块的 14 个相位项合并重排后,共享线上的项相邻配对、以 S 合并或相消,两块的 T 层可以交错铺开,总深度近似单块深度加常数而非翻倍。查询区里相邻单元读出块恰好共享总线线,引理逐对接续适用,串行链被从两头压塌。

新账目与压缩因子

并行化后的深度 $14q+10$:主项不再数存储单元,而随地址位数线性——$O(2^q)$ 的逐单元依赖换成了 $O(q)$ 的逐层依赖。压缩因子是纯算术:

$\frac{21\cdot 2^q+2q-26}{14q+10}:q=12\text{时分母}178,\text{分子}86014,\text{因子}\approx 480.$

论文对 $q=12$ 的具体电路报告查询区深度从约 $8\times 10^4$ 层降到 150 层(与一般式给出的 178 同量级,常数差属具体电路族细节):$86014/150\approx 570$ 倍。宽度 $q+2^q+1$ 是地址、辅助树与总线的账(数据寄存器另计),指数级的辅助树原样保留;T 数 $4\cdot 2^q+6\cdot 2^n$ 约为既有 Clifford+T 编译的一半、约为 qROM 电路的两倍Paler et al. 2020。局限同样明确:这是门级理论结论,实际加速依赖硬件真能同时执行单控制多目标 CNOT,作者自承”物理实现不是本文重点”;指数级宽度的辅助树完全未解决,亦无噪声分析。

表面码端点:0.35 ms 与 11 ns

把逻辑深度换算成墙钟时间需要表面码口径。Di Matteo 等的核算:4 KB 表($n=15$)的并行 BB 电路在码周期 200 ns 下需 $0.348$ msDi Matteo et al. 2020——折合 $0.348\times 10^{-3}/(200\times 10^{-9})=1740$ 个码周期。Paler 按 same-logic 外推:同样 4 KB($q=15$)的查询,顺序式深度 $21\cdot 2^{15}+30-26=688132$,并行式 $14\cdot 15+10=220$,深度压缩因子 $\approx 3.1\times 10^3$;端到端宣称约 11 ns,与 Di Matteo 引作对照的现代经典 RAM 查询(10–20 ns)同域。两个口径的比值 $0.35\mathrm{ms}/11\mathrm{ns}\approx 3.2\times 10^4\approx 2^{15}$,量级上恰好是”把指数主项撤掉”的因子;但 $3.1\times 10^3$ 与 $3.2\times 10^4$ 之间的差距提醒:端点数字还叠着成本模型与电路族选择,只能当量级宣称,不能当精确换算。摘要的动机表述同样值得原样保留:访问时间短,存储的信息暴露给噪声的时间就短Paler et al. 2020——这把深度账与噪声账正式挂钩(推导六)。

推导四:全局门硬件下的 fanout 深度账

独占激活的 $\Theta (m)$ 深度税

Gokhale 等(2020)从体系结构视角指出:电路模型中”一个量子比特每步最多参与一个操作”的独占激活约束,并非多数量子硬件的真实约束——离子阱 GMS 门、超导和频驱动等全局相互作用可一步完成单控制多目标 CNOTGokhale et al. 2020。独占激活到底税多重,可以精确算出:单控制 $m$ 目标的 fanout,电路模型下需 $m-1$ 个 CNOT(每个 CNOT 至多把”已携带该比特”的线数加一,从 1 到 $m$ 至少 $m-1$ 步,此为门数下界成本口径);又因 $m-1$ 个 CNOT 共享同一根控制线,独占激活强制它们全部串行,深度恰为 $m-1$——下界可以达到,税收是满额 $\Theta (m)$。原生多目标门把它一笔勾销:深度 1,$\Theta (m)\to O(1)$。

常数封顶与实证交换

fanout 原语就位后,复合门的深度也被常数封顶:共享控制的单比特门簇恒 5 层、Toffoli 恒 12 层、SWAP test 恒 14 层,无论并行多少个目标Gokhale et al. 2020——层数由固定模板(扇出、目标上的修正、收拢)决定,不随目标数增长。据此的显式存储架构账目:$O(n)$ 深度、零辅助比特。小规模实证是一组刻意的”交换”数据:离子阱建模 $N=8$ 同时 fanout 保真度 98.8%,反而高于串行的 97.5%(缩短待机时间直接兑现为保真度);IBM Paris 上首次演示超导同时 fanout,GHZ 分量 $|000⟩/|111⟩$ 占比 31%/29%,低于串行的 42%/36%,但快约 2 倍。同一条原语,在离子阱赚保真度、在超导赔保真度换速度——这组张力是推导六的实验锚点。架构层面的完整脉络见 fanout 架构;另须清醒:星型拓扑与频率工程在现有器件(最大连通度 3)上不可用。

推导五:USTC 原生门集的电路账

分解开销:52 ns 对 65 ns

中国科大组(2025)在超导平台提出以原生多比特门集(iSCZ 与 C-iSCZ)直接替换 bucket-brigade 电路中的 SWAP 与 CSWAPWang et al. 2025。账目从单门时长开始:单个 iSCZ 门 52 ns、模拟保真度 99.994%;若用 fSim 方案组合,需 CZ 37 ns 加 iSWAP 28 ns 共 65 ns。表面看只省 13 ns,实际省的是整个分解层:每多一个门就多一次校准误差、一次调度间隙与一层编译膨胀;C-iSCZ(即 C-iSWAP 加 CCZ)137 ns 一门顶两个受控原语。

路由器 $6\to 2$ 与相位虚拟化

结构红利有两笔。其一,利用路由器的互补控制性质(两输出臂的控制逻辑互补),把每个路由器从 6 个多比特门减到 2 个,门数除三。其二,相位虚拟化:对角相位门两两对易,可以沿电路任意重排合并;把它们整体推到电路首尾(超导平台的虚拟 Z,由微波软件帧更新实现,不占物理时长),相位层深度从 $O(n)$ 降到 $O(1)$Wang et al. 2025——这与 Clifford+T 综合里”相位项归并”是同一个对易性,只是兑现场所从编译器换成了控制电子学。

$n=8$ 的电路账与自洽检验

$n=8$(256 单元、255 个路由器)的整机账:C-iSCZ 计数 508、深度 30;CX 基线计数 4064、深度 448Wang et al. 2025。三道自洽检验:$508\approx 2\times (2^8-1)=510$,与”每路由器 2 个”的账相合(边界路由器差 2);$448/30\approx 14.9$,即”深度约降 15 倍”;$4064/508=8.0$,即”门数约降 8 倍”。噪声侧,SWAP 网络在去极化噪声 $p=0.02$ 下不保真度从 9% 降到 3%。结构边界未动:辅助树仍是 $O(2^n)$ 比特,2D H-tree 布局需 $O(\sqrt{N})$ 长程作用;并且以 SWAP 网络保持 QRAM 的无源性——作者明确拒绝测量+前馈方案,因其破坏被动性(主动/被动之辨见 成本口径)。

推导六:并行化与噪声预算的耦合

优化把深度压下来了,噪声预算跟着怎么走?把单次查询的期望错误数按”错误位置”分三项:

$\mathbb{E}[\text{错误数}]\approx \underset{\text{门位置}}{\underbrace{G{\epsilon }_g}}+\underset{\text{空闲位置}}{\underbrace{W\Delta {\epsilon }_m}}+\underset{\text{同步簇}}{\underbrace{S{\epsilon }_{xt}}},$

$G$ 为门数、${\epsilon }_g$ 单门错误率,$W$ 参与比特数、$\Delta$ 深度、${\epsilon }_m$ 每比特每层空闲错误率,$S$ 为同时激活的门簇数、${\epsilon }_{xt}$ 同步驱动的额外(串扰/crosstalk)错误率。

三项误差模型与胜负条件

并行化前后 $G$ 不变(同样的门换个顺序执行),门位置项逐字相消;变化的是后两项。并行化的胜负条件:

$W({\Delta }_s-{\Delta }_p){\epsilon }_m\gtrless S{\epsilon }_{xt}.$

代 Paler 的 $q=12$ 账目:$W=q+2^q+1=4109$,${\Delta }_s-{\Delta }_p\approx 8.6\times 10^4$;取每比特每层空闲错误率 ${\epsilon }_m=10^{-6}$(算例假设值),左边 $\approx 4109\times 8.6\times 10^4\times 10^{-6}\approx 352$ 个”错误当量”——即并行调度净赚的余量。要把它吐回去,同步簇得贡献同量级错误:每个同步层的串扰错误率须达 ${\epsilon }_{xt}\approx 352/150\approx 2.3$ 的量级(取 $S\approx {\Delta }_p$)。在线性(union bound)口径下,这个阈值高到不可能翻转——深度红利在该口径下近乎无条件的赢。Gokhale 的离子阱数据(98.8% 对 97.5%)正是左边占优的实例:待机缩短,保真度不降反升。

相关误差:union bound 的边界

但 union bound 的”无条件赢”只在错误独立或至少概率可加时成立。同时激活恰恰制造新的相关源:共享驱动线、频率碰撞、相干串扰——一次串扰事件同时打多个比特,作为”一个位置”记 $S{\epsilon }_{xt}$ 只在事件间独立时合法;若串扰以相干误差形式出现,错误按振幅而非概率累加,重复作用最坏按平方恶化,线性口径整体失效。IBM Paris 的超导数据是这一项的实验锚点:同时 fanout 快约 2 倍,GHZ 保真度却掉了约 10 个百分点(31%/29% 对 42%/36%)Gokhale et al. 2020——串扰项在真实器件上不为零,只是其大小(而非存在性)决定胜负。推论:并行化的净收益是平台判据,不是电路判据。

Hann 型上界的深度因子与不可放松的部分

器件级严格结论把深度项钉进界里:Hann 等在完全一般的噪声信道下证明 $1-F\le 4\epsilon T\log N$($T$ 为电路深度/步数)Hann et al. 2021,韧性的来源是路由器间有限纠缠。把两档调度代进同一个界:$n=20$ 时串行 $T=210$ 给 $1-F\le 16800\epsilon$,波前 $T=39$ 给 $3120\epsilon$;要求 $1-F\le \delta =0.1$,单门错误率要求从 $\epsilon \le 6.0\times 10^{-6}$ 放宽到 $3.2\times 10^{-5}$,放宽因子 $210/39\approx 5.4$。电路版同理:$q=12$ 时深度因子从 $4\times 86014\times 12\approx 4.1\times 10^6$ 降到 $4\times 150\times 12=7200$,同一 $\delta$ 下 $\epsilon$ 上限从 $2.4\times 10^{-8}$ 松到 $1.4\times 10^{-5}$——深度压缩因子原样转成精度预算的放宽因子。这给 Paler 摘要里”更短时间、更少噪声暴露”一句以定量内容。

两件事并行化买不到。其一,Grover 预言机用途下的渐近判据:Arunachalam 等由 Regev–Schiff 论证证明,bucket-brigade 用作搜索预言机时每门错误率必须 $o(2^{-n/2})$,且该要求来自查询结构与错误模型类别,与调度无关Arunachalam et al. 2015——并行化改善”每查询的暴露”,不放松”每门的渐近精度”;深度红利在算法层被查询次数乘回去。其二,容错层的原语代价:表面码下多目标 CNOT 不是横向(transversal)门,单个逻辑多目标门可能要重新展开成若干次 lattice surgery 交易,Paler 的”与表面码兼容”承诺的是可嵌入,不是并行原语在码内免费——这正是”实际加速依赖硬件真能同时执行单控制多目标 CNOT”一语在容错侧的分量。

修正账目表

把六节推导并成一张表(记号沿用各节;$n$/$q$ 均为地址位数;深度单位为电路层或步):

路线	串行基线深度	优化后深度	杠杆	代价与边界	引用
BB 器件(地址区)	$\frac{n(n+1)}{2}$ 步	$2n-1$;流水线摊销 $\to n$	波前调度+流水线	重置波抬节距、需查询独立、路由器连续占用	GLM 2008 (PRA)
BB 电路(查询区)	$21\cdot 2^q+2q-26$	$14q+10$($q=12$ 报 150)	Clifford+T 并行分解、S 合并	单控多目标假设、宽度含 $2^q$ 树、无噪声分析	Paler 2020
fanout+全局门	每扇出 $m-1$ 层	常数(Toffoli 恒 12 层)	GMS/和频全局门	星型拓扑未验证、超导侧保真度换速度	Gokhale 2020
BB 电路+原生门	448 层($n=8$)	30 层	iSCZ/C-iSCZ、$6\to 2$、相位虚拟化	$O(2^n)$ 树仍在、$O(\sqrt{N})$ 长程、拒绝测量+前馈	Wang 2025
qROM 电路(对照)	$4L-4$ T(unary iteration)	—	—	T 流量 $\Theta (N)$ 不可摊	Babbush 2018

通读此表的正确方式:四条优化路线改的全是 $\Delta$ 列,$G$ 列几乎不动(qROM 一行除外,它本来就没优化);噪声账里随深度走的那部分按压缩因子缩小,随门数走的部分原封不动,随同时激活新增的那部分要在硬件上单独验收。

讨论与边界

调度的红利不能伪装成门数的红利。 三条路线都不改变 $Q_D$ 的语义,收益全部落在 $\Delta$(及其摊销)上;而门数账上,三条路线共享同一条天花板:电路门数受 Jaques–Rattew 的 $\tilde{\Omega }(N)$ 下界约束Jaques & Rattew 2025。深度可以压扁、摊销、虚拟化,门数的 $\tilde{\Theta }(N)$ 压不动——“电路 QRAM”的价值因此在于近期可编译性与容错核算的确定性,而非渐近优势;渐近优势的赌注在器件路线,如 资源态 QRAM。

平台前提各不相同。 Paler 需要容错硬件兑现单控制多目标 CNOT;Gokhale 需要全局门(星型拓扑、频率工程)在真实器件上成立;USTC 需要可调耦合的原生多比特门。没有一个深度压缩是免费的——每一条都把账从电路层转记到硬件层。

数值的时代性。 本词条引用的端点数字(150 层、0.35 ms、11 ns、99.994%、9%→3%)各自绑定其成本模型与器件假设,标度律($2n-1$、$14q+10$、摊销 $\to n$)比常数更耐用;表面码红线的时代演进见 容错资源红线。

延伸阅读

• 多项式编码 QRAM
• fanout 架构
• 容错资源红线
• bucket-brigade 架构
• 成本口径:激活门、干预与能量
• 噪声韧性
• 边界:qROM 电路与 QROM 模型