资源账本

“我们的加法器只要 $4n$ 个 T 门”这句话本身是完整的，但它离”要买多少台设备、跑多久”还差五步换算。本词条把这五步逐步写开：每一步乘的是什么系数、这个系数是精确分解还是工程约定、是自由参数还是被约束出来的。最后给一个数字全程可替换的算例——它的目的不是报出结论，而是演示这条链的形状。

一个账本必须同时列五个量

单报一个数字的账本是不可验证的。完整的账本至少要有这五项，且必须标出彼此的换算关系：

量	符号	谁决定它	单报它的问题
T 数	$T_c$	线路结构	不含比特数，无法推出设备规模
线路深度	$d_{\text{depth}}$	进位传播结构	不含时间，无法推出墙钟
逻辑比特数	$n_L$	寄存器 + 辅助位 + 工厂	不含码距，无法推出物理比特
物理比特数	$N_{\text{phys}}$	$n_L$ 与码距 $d$	不含时间，仍是”静态”数字
墙钟时间	$t_{\text{wall}}$	前四者 + 工厂吞吐 $r$	唯一真正可比的量

关键在于：这五项里只有第一项是绝大多数算术线路论文会报的，其余四项要么没报，要么报在另一个约定下。把它们补齐，就是本词条存在的理由。

逐环展开

① Toffoli 数 → T 数

纯算术。普通 Toffoli 记 7 个 T 门，相对相位 Toffoli（rccx）的存入只记 4 个、擦除记 0 个。系数来自 Clifford+T 门集的固定分解，没有自由度，但必须说明用的是哪一种——门代价模型里有完整说明。相对相位门的”0 成本擦除”是有前提的（必须紧跟反计算），漏掉这个前提会低估半个线路。

② T 数 → 工厂规模：这一步是反过来的

常见的错误是先把工厂配好，再看够不够。正确顺序是先定墙钟目标 $t_{\text{wall}}$，再反推工厂吞吐：

$$r\ge \frac{T_c}{t_{\text{wall}}}$$

$r$ 是每秒交付的 $|T⟩$ 数。工厂占用的逻辑比特数与 $r$ 成正比，比例系数是”每个工厂的运行周期数 ${\tau }_F$ × 每周期产出的比特数”。这两个数都不是线路的性质，是工厂设计的自由参数。这就是为什么两篇论文报同样的 $T_c$ 却推出差很多的设备规模——它们的 ${\tau }_F$ 根本不是同一个东西。

③ 逻辑比特数：只是相加，但别漏项

$$n_L=n_{\text{data}}+n_{\text{anc}}+n_{\text{factory}}$$

三项分别是算术线路的寄存器宽度、辅助位（进位存在哪、用完是否回零）、工厂占用。文献里最常漏的是第一项里的”路由补丁”——寄存器之间的逻辑比特搬移在格手术（lattice surgery）架构里要占额外补丁，见容错成本模型。

④ 与 ⑤ 逻辑比特 → 码距 → 物理比特

码距不是算出来的，是解约束解出来的：给定目标逻辑错误率 $p_L$、物理错误率 $p_{\text{phys}}$、以及全线路的错误位置数 $N_{\text{loc}}$，选最小的满足 $N_{\text{loc}}\cdot p_L\le \epsilon$ 的 $d$。标准表面码的标度律写成 $p_L\approx 0.1(100p_{\text{phys}}{)}^{(d+1)/2}$，是阈值现象的常见近似形式；容错成本模型一词条拆开讲这里的假设。

拿到 $d$ 之后才是几何问题：旋转表面码常用的取法是每个逻辑比特占 $2d^2$ 个物理比特，于是

$$N_{\text{phys}}=2d^2\cdot n_L$$

$2d^2$ 是码的格点几何约定，不是定理。换码型、换补丁排布，系数就变；引用物理比特数时必须连码距和码型一起报。

⑥ 到墙钟时间：取最大值，不是相加

线路执行和工厂供给是并行的两件事：

$$t_{\text{wall}}=\max (\underset{\text{线路自己跑完}}{\underbrace{d_{\text{depth}}\cdot \nu \cdot d\cdot {\tau }_{\text{cycle}}}},\underset{\text{工厂供得上}}{\underbrace{T_c/r}})$$

$\nu$ 是一次逻辑 T/Toffoli 占用的纠错轮数，${\tau }_{\text{cycle}}$ 是一个码周期的时间。第二个项还要按”一个 T 门等一个态”的串行程度往上修正——详见 T 数与深度。

一个数字全程可替换的算例

下表的系数来自上面的推导，参数是演示用的假设值，换掉它们整条链就跟着变：

环节	输入	系数	输出
①	$n=2000$ 比特 CDKM 加法器（$4n+O(1)$ T 门）	—	单次调用 $T_c^{\text{add}}\approx 8\times 10^3$
①′	模幂中调用 $k=10^3$ 次（参数）	$\times k$	全线路 $T_c\approx 8\times 10^6$
②	目标 $t_{\text{wall}}=10^6$ s（参数）	$r\ge T_c/t_{\text{wall}}$	需要 $r\approx 8$ 态/秒
③	寄存器 $2n+1$、辅助位 1、工厂 24 逻辑比特（参数）	直接相加	$n_L\approx 4.0\times 10^3$
④	$p_{\text{phys}}=10^{-4}$、$N_{\text{loc}}\approx T_c$（参数）	阈值标度律	取 $d=7$（$p_L\approx 10^{-9}$）
⑤	$n_L$ 与 $d=7$	$\times 2d^2=98$	$N_{\text{phys}}\approx 4\times 10^5$
⑥	Toffoli 深度 $\approx 4n$、$d=7$、${\tau }_{\text{cycle}}=1\mu s$（参数）	乘 $d\cdot {\tau }_{\text{cycle}}$	线路侧 $\approx 6\times 10^1$ s，工厂侧 $\approx 10^6$ s

这张表最重要的一行是最后一行：在这个假设下，墙钟时间完全被工厂侧决定，线路只跑了不到总时间的十万分之一。这正是下一节要展开的现象。

三种常见的记账错误

1. 只报单次调用的 $T_c$。 真正决定工厂压力的是全线路的 $T_c$，也就是单次调用乘以调用次数。少乘这一项是算术资源论文最常见的低估来源。
2. 报了 $N_{\text{phys}}$ 却不报 $d$。 $2d^2$ 里 $d^2$ 是主导项；不报 $d$ 的物理比特数无法比较，也无法复核。
3. 报 $T_c$ 却不报 Toffoli 相对相位门的比例。 同一个 $T_c$ 可能来自”很多便宜的相对相位门”，也可能来自”很少的普通 Toffoli”；前者的门间距更宽、瞬时 T 压力更集中，对工厂配置的要求完全不同（见 T 数与深度）。

工厂侧为什么常常是瓶颈：算法每要一层 T 门，工厂就得交一个 |T⟩

上图刻意画得简单：工厂线上的测量结果决定算法线上的 T 门能否执行。这个”等”就是 $t_{\text{wall}}=T_c/r$ 那一项的物理来源——它不是带宽问题，是串行交付问题。

论文依据

• Fowler 等 2012，Surface codes —— 本卷第 ④⑤ 环（由目标逻辑错误率选码距、由码距与码型推物理比特规模）的方法学出处；该文以”先估计表面码计算机的规模与速度”为开篇，正是本换算链的骨架。
• Gidney 2021，Stim —— 提供了从 IR 上把线路读出门数、比特数、深度并生成探测器误差模型的工具路径，是”账本的第一项从哪来”的可复现手段。
• Steiger 等 2018，ProjectQ —— 其资源计数插件给出了”$n_L$、$T_c$、线路规模”这类指标在真实框架里怎么被统计出来，说明 ①③ 两环不是纸面推演。
• Reinhold 等 2020，Error-corrected gates on an encoded qubit —— 把”非 Clifford 门的成本 ↔ 逻辑比特与周期”联系起来，是把 ② 环的工厂参数视为真实工程量的实验依据：该文测得辅助位错误是受控门错误的主要来源之一。

延伸阅读

• T 数与深度：换算链最后一环为什么取 $\max$ 而不是求和
• 容错成本模型：$d$ 的求解过程与 $2d^2$ 的来龙去脉
• 门代价模型：第 ① 环的完整规则
• 模拟工具：账本的前几项怎么用工具复核