容错成本模型

“要多少物理比特”这个问题，在有表面码这类纠错码的架构下没有直接答案——你得先回答”要多高的逻辑可靠性”，再回答”我的物理层能做到多低”，两者一合才解出码距 $d$，$d$ 又通过 $2d^2$ 决定物理比特规模。本词条把这条求解链拆开，并指出其中哪些是定理、哪些是约定。

码距是解出来的，不是选出来的

求解的三个输入：

1. 物理错误率 $p_{\text{phys}}$ —— 硬件给的，你改不了。超导、离子阱、中性原子的取值差好几个数量级。
2. 目标逻辑错误率 $p_L$ —— 算法给的：全线路有 $N_{\text{loc}}$ 个错误位置，要求总失败概率 $N_{\text{loc}}\cdot p_L\le \epsilon$。
3. 电路的错误位置数 $N_{\text{loc}}$ —— 从线路规模和深度算出来。

标准表面码的标度律通常写成

$$p_L\approx 0.1(100p_{\text{phys}}{)}^{(d+1)/2}$$

这是阈值现象的常见近似形式，不是精确定理：它假设错误是独立、近似二价的。把这条式子对 $d$ 求最小可行整数，就得到码距。

下表把 $d$ 与 $p_L$ 的关系摊开，$p_{\text{phys}}$ 取三个量级：

码距 $d$	$p_{\text{phys}}=10^{-2}$	$p_{\text{phys}}=10^{-3}$	$p_{\text{phys}}=10^{-4}$
5	$1.1\times 10^{-1}$	$1.0\times 10^{-4}$	$1.0\times 10^{-7}$
7	$1.1\times 10^{-1}$	$1.0\times 10^{-5}$	$1.0\times 10^{-9}$
9	$1.1\times 10^{-1}$	$1.0\times 10^{-6}$	$1.0\times 10^{-11}$
11	$1.1\times 10^{-1}$	$1.0\times 10^{-7}$	$1.0\times 10^{-13}$

三列读下来是三个不同结论：

• 最右列（$p_{\text{phys}}=10^{-4}$，已在阈值之下很多）：$d$ 每加 2，$p_L$ 降一个数量级，码距非常值钱。
• 中间列（$p_{\text{phys}}=10^{-3}$，刚过阈值）：$d$ 加码有收益，但需要算清要多付多少物理比特才换到这一档。
• 最左列（$p_{\text{phys}}=10^{-2}$，已在阈值之上）：码距完全饱和，加码只是白烧比特。 这一列就是”阈值”的全部含义。

引用任何”$N_{\text{phys}}$ 达 $10^6$ 量级”之类的数字时，都要求它同时给出 $p_{\text{phys}}$ 与 $d$——不给出这两个数的物理比特数是无法复核的。

$2d^2$ 从哪来：几何约定，不是定理

旋转表面码里，一个逻辑比特（一个”补丁”）由两类物理比特交替排成 $d$ 级的二维格点：数据比特与测量比特各约占 $(2d-1{)}^2$ 个，合起来在 $2d^2$ 量级。于是

$$N_{\text{phys}}\approx 2d^2\cdot n_L$$

必须强调的是：$2d^2$ 是这套格点排布的约定。换码型（颜色码、LDPC 码）、换补丁尺寸、换布局方式，系数都会变；论文里用 $2d^2$ 还是 $\alpha d^2$ 取决于它假设的排布。本站统一用 $2d^2$ 是为了横向可比，不是因为它最优。

还要补两项实际开销：

• 路由补丁：格手术架构下，逻辑比特搬移要占额外补丁。算术线路的进位链、乘法的部分和累加都要搬移，这部分通常不计入 $2d^2$。
• 工厂补丁：魔法态工厂本身也是逻辑比特，已经在 $n_L$ 里计过，但它的码距可能与数据补丁不同——这会让”统一码距 $d$“这个假设本身失效。

一个逻辑 T 门的开销里含 d 个码周期：码距直接乘进运行时间

这张图画的是上面那条标度律的时间版本：$T_c$ 个 T 门，每个都要经历约 $d$ 轮码周期。所以 $d$ 同时出现在两处——$2d^2$ 决定买多少比特，$d\cdot {\tau }_{\text{cycle}}$ 决定跑多久。T 数与深度里的 $d_{\text{depth}}\cdot d\cdot {\tau }_{\text{cycle}}$ 一项，来源就在这里。

标度律什么时候会失效

上面的表格默认错误是独立且近似的。这是假设，不是现实：

• 相关错误 / 泄漏（leakage） 会让实际 $p_L$ 明显高于标度值，且 $d$ 越大未必改善；
• 工厂与数据补丁码距不同 时，统一 $d$ 的假设失效，必须分别算；
• 大规模测量的累积读出误差 不在独立误差模型里，$d$ 增大也压不下去。

所以这张表适合做量级估算和方案排序，不适合当最终承诺。

实验上，码距增大到哪一步才真的开始赚

这是本词条里唯一有实测锚点的一节。2023 年 Google Quantum AI 报告了一组不同码距下的逻辑比特性能：

• 距离 5 的表面码逻辑比特，在”25 周期逻辑错误概率”和”每周期逻辑错误率”两项指标上，平均都略微优于距离 3 的逻辑比特集合（文中对比为 $2.914\%\pm 0.016\%$ 对 $3.028\%\pm 0.023\%$）。
• 距离 25 的重复码给出了每周期 $1.7\times 10^{-6}$ 的逻辑错误率下限，而这个下限是被单次高能事件卡住的；排除该事件后为 $1.6\times 10^{-7}$。

这两组数字的含义要分开读。第一组是正向但很微弱的信号：码距从 3 加到 5，平均表现确实变好了，但幅度只有百分之几的相对改善，且论文用词是”modestly”。第二组是天花板信号：码距堆到 25，逻辑错误率仍停在 $10^{-6}$~ $10^{-7}$ 量级，而且是被单个低概率高能事件封住的——加大码距对这种错误源无效。

还有一个更根本的量级问题：距离 5 的逻辑比特每周期错误率还在百分之几，而可容错算法要求的是 $10^{-15}$ 附近。换句话说，实验已经跨过了”码距变大开始赚”这道门槛，但离”够用”还差六到七个数量级。

论文对这一现象的机理解释也直接写进了本词条：引入更多物理比特会增加错误源的总数，因此错误密度必须足够低，逻辑性能才随码距增大而改善。这句话反过来读就是——物理层不够干净时，先补硬件，再谈加码距。

论文依据

• Fowler 等 2012，Surface codes —— 本词条主引文。该文以”先估计表面码计算机的规模与速度”开篇，给出逻辑比特如何在表面码阵列中形成及其容错性的数值估计，并说明逻辑比特如何在阵列上被搬移、编织变换如何等效于受控非门。码距选择与逻辑比特搬移开销这两件事的标准方法学都出自此文。
• Google Quantum AI 2023，Suppressing quantum errors by scaling a surface code logical qubit —— 提供码距 3→5 的实测逻辑错误率对比、距离 25 重复码的 $1.7\times 10^{-6}$ 下限及其归因（单次高能事件），是”码距什么时候开始赚”这一节唯一的事实依据；同时给出了”更多比特意味着更多错误源”的直接论断。
• Reinhold 等 2020，Error-corrected gates on an encoded qubit —— 给出非 Clifford 门的容错实现里辅助位错误的处理方式：靠实时探测辅助位错误并施加相应修正，把逻辑门错误减半，并展示了对能量弛豫与退相干增强的鲁棒性。这说明逻辑门成本不只是 T 数，还包含辅助位与实时解码开销。
• Gidney 2021，Stim —— 提供了在大规模表面码线路（如距离 100、2 万物理比特、800 万门、100 万次测量）上直接分析探测器误差模型的能力，是本词条讨论”逻辑错误率标度律在真实线路上能不能复现”的工具依据。

延伸阅读

• 资源账本：$n_L$、$d$、$N_{\text{phys}}$ 在完整换算链里的位置
• T 数与深度：码距同时进入成本与时间两项的原因
• 模拟工具：怎么在真实线路上复核一个 $p_L$ 的估计
• 门代价模型：为什么非 Clifford 门必须走工厂