低温电子学(cryogenic electronics)指稀释制冷机内部及紧贴其冷板、为量子点提供偏置、操控和读出信号的电压-滤波-放大链路,是把宏观仪器和极低温比特连接起来的工程化层。

物理图像与目标

一台稀释制冷机(dilution refrigerator)从室温到约 10 mK 通常分 5–6 级冷板——70 K、4 K、Still(约 0.7 K)、100 mK、Mixing Chamber(约 10–20 mK)。样品芯片安装在最低温的 MC 冷板上,但电压、微波和读出电流都必须从室温跨过这些冷板才能到达样品;反向地,量子点给出的 pA–nA 量级电流信号也要先被局部放大再被室温仪器读取。这一跨温区链路被称为低温测控线路(cryogenic wiring / cryo-electronics),它解决两个并行的问题:

  1. 热噪声抑制:从室温到 10 mK 的温度梯度意味着任何一根导线上都有热噪声电流

其中 是线缆阻抗、 是工作带宽、 是等效电子温度。室温 K 与 mK 端相差 4 个量级,所以室温输入噪声必须先用衰减器”压低”,再用紧贴冷板的多级低通滤波器”滤除”。 2. 阻抗匹配与信号传输:50 Ω 同轴线和 PCB 微带线只在端接 50 Ω 时无反射;跨冷板时接头(SMA、K2.92 等)的频率上限(典型 18–26.5 GHz)、半钢线(UT-85/UT-085 等)单位长度衰减、bonding 线自感(每根约 1 nH)共同决定了最大可用带宽。

从量子比特角度看,这条链路是 、、单发读出保真度与多比特扩展能力的”共同瓶颈”——同样的器件样品,更换低温电子学配置(衰减分布、滤波级数、HEMT 替换为 cryo-CMOS LNA 等)通常能把门保真度从约 0.99 推到约 0.999。

理论模型

热噪声与衰减分布

记室温端输入噪声功率谱密度为 ,经过 级衰减器与滤波器后到达样品端的等效噪声温度为各冷板温度按衰减权重的加权平均:

其中 是第 级冷板的物理温度、 是它后面的总衰减量(dB)。要使 mK,最末一级通常需要 20 dB 以上的衰减。

滤波器传输特性

低通滤波器的标准双端口散射参数(谐振腔常用同套描述)记为

其中 是各阶极点频率;通过把所有 串联并乘以各级衰减的 ,可估算有效带宽内的总噪声透射。实测得到,PT2 + MC 两级 20 dB 衰减加 500 MHz 低通可整体衰减 60 dB。

HEMT 与低温放大器的噪声指标

低温放大器放在 MC 冷板或 4 K 冷板,紧贴量子点以缩短信号在低温衰减器中的传输路径。商用 HEMT(LNF-LNC4_8C 等)的关键指标包括:

  • 频段:4–8 GHz(用于 transmon 读出);
  • 增益:约 40 dB(典型平坦值);
  • 噪声温度 (4 K 端测得),相对量子极限 – K 仍偏高。

对半导体量子点,2 K 量级等效输入噪声已经接近高频电子学噪声地板,是 charge sensor 单发读出(SNR)的关键限制之一。在 transmon 读出链路中,为进一步压低噪声,在 HEMT 与量子芯片之间通常再插入约瑟夫森参量放大器(J-Amp,含 J-TWPA、J-IMPA 等),其增益可达 20–30 dB、噪声温度低至 300–600 mK,实测最低 800 mK。

cryo-CMOS:把控制电子放进制冷机

当比特数扩展到 100 个以上时,每个比特独立引出几十根偏置线将撞上 Rent 规则的引脚墙。cryo-CMOS 指在 4 K 或更低温度下仍能正常工作的标准 CMOS 集成电路,承担直流偏置产生、波形整形与读出解调。在 4 K 冷板上,单比特操控保真度可达到 99%,并且整芯片可同时驱动多个比特,因此被国际多个小组列为多比特扩展的关键路径。当前主流架构把 cryo-CMOS 放在 4 K 冷板或 PT2 stage(典型 3 K),把传统 HEMT 推后或干脆省掉;CMOS 在 4 K 下的 比室温下降约 30%–50%,但仍远高于比特操控时钟。

半导体量子点端的特殊考量

相比 transmon,半导体量子点的链路上还有两点不同:

  • 极低电流信号:SET/单空穴晶体管(single-hole transistor, SHT)输出电流在 pA–nA 量级,需要 SR570/SR560 等电流-电压放大器先做 – V/A 量级的跨阻放大,再进入高速 ADC。低频直流读出链路工作带宽约 10 kHz–3 kHz,对应 5 MSa/s 量级采样。
  • 射频反射读出:若采用 RF-SET 或谐振反射式读出,则工作频段从 DC 提到 MHz–GHz 量级,对应阻抗匹配、 凹陷深度与带宽都成为主要约束——本节不展开,详见射频反射读出。

双链路案例:triton-300 改装实例

(2014)改装 Oxford Triton-300 的实践给出了半导体量子点实验一个完整链路模板。该链路按”热沉 → 铜粉滤波器 → PCB 板载滤波器”三级级联:

  1. 热沉:测量与控制线为 Lakeshore SS1 微型同轴线(不锈钢内外导体,FEP 介质,截面积约 49 mm²),在 PT1/PT2/Still/100 mK/MC 五级冷板上用镀金多层夹板”三明治”热沉固定,热交换路径长度的延长使 100 根以上 SS1 线同时放入时 MC 端温度漂移不超过 5 mK。
  2. 铜粉滤波器:50 μm 直径青铜粉与环氧树脂混合填充 25-pin D 型接头外壳,把 25 路直流信号在 GHz 频段同时滤波,结构紧凑到可以放在 MC 冷板上、紧贴样品;替代了传统放在室温的体积过大的铜粉盒。
  3. PCB 板载滤波器:板载 DC–300 MHz RC 贴片滤波器 + DC–1 GHz 铁氧体磁珠低通滤波器,覆盖铜粉滤波器失效的 1 GHz 以下频段,同时承担 ESD 防护(防止装样过程中静电击穿栅极)。

热沉 - 铜粉 - PCB 三级叠加的效果:实测把源漏偏置噪声压到 500 fA 以下。

transmon 案例:Triton 400 改造

(2018)对 Oxford Triton 400 的改造展示了超导比特链路的当代实践:

  • Z-control(flux offset):PT2 层加 1.5 kΩ RC 滤波器抑制 2 MHz–2 GHz;MC 层加自制铜粉滤波器 + 1.9 MHz 低通,整体对 ≥2.2 MHz 实现 >60 dB 衰减。
  • Z-control(flux pulse):PT2 + MC 两级各加 20 dB 衰减器,MC 后再加 500 MHz 低通抑制高阶杂散。
  • XY-control 与 readout in:不施加滤波器(信号与噪声同频段),PT2 加 20 dB 衰减,readout in 通道 MC 再加 50 dB,总衰减 70 dB;XY-control 仅在 MC 加 20 dB,最后统一再加 DC–12 GHz 低通抑制毫米波。
  • readout out:MC 端经 3 个环形器(一个端口留给 J-Amp)后接 HEMT(LNF-LNC4_8C,4–8 GHz,40 dB 增益, K);HEMT 输出端口加 3 dB 衰减器缓解阻抗失配引起的脉冲变形,再传回室温。

半导体量子点案例:Triton-500 Si-MOS 链路

(2025)使用 Triton-500 + Cooner AS636-1SS 同轴线:

  • 直流线在每一级冷板用热沉绕线固定,线与线之间是独立同轴屏蔽,串扰远低于双绞线;寄生电容结合大电阻本身具有低通滤波效果,故 MC 层不另加滤波器。
  • 高频线使用 UT-85 半钢线 + SMA 头(最大有效频率 26.5 GHz),4 K 加 6 dB、MC 加 10 dB 衰减;如需更高频段可换 K2.92 头。
  • readout 链路室温用 Stanford SIM-928 + 1000:1 分压器作 SET 偏置,DLPCA-200 转阻放大器输出电压信号,再经二级 JFET 放大(SIM-910)放大 100 倍,最后 Bessel 滤波以保持相位延迟不变性,由 Alazar ATS9440 高速采集卡以 100 kSa/s 采样。

关键物理量与量级

量典型值备注 / 出处
稀释制冷机 MC 端温度–
Triton-400 PT2 stage 温度
4 K 冷板噪声温度贡献(HEMT LNF-LNC4_8C)
铜粉滤波器填充介质直径 50 μm 青铜粉 + 环氧树脂
PCB 板载 RC 滤波器DC–300 MHz
板载铁氧体磁珠滤波器DC–1 GHz
readout in 总衰减(transmon)70 dB(PT2 20 + MC 50)
XY-control 总衰减(transmon)40 dB(PT2 20 + MC 20)
flux pulse 衰减
flux offset 总滤波RC(2 MHz–2 GHz)+ 铜粉 + 1.9 MHz 低通 = dB at MHz
Lakeshore SS1 线截面积49 mm²
100 根 SS1 线引入 MC 端温漂
改装 Triton-300 源漏噪声
Si-MOS 直流线寄生滤波截止~1.9 MHz(min-circuits BLP-1.9+)
Si-MOS 高频线衰减分布4 K 6 dB + MC 10 dB
4 K cryo-CMOS 单比特操控保真度99%综述引文
HEMT 增益(4–8 GHz)/
HEMT 噪声温度
J-TWPA 增益带宽(1.2 GHz 3 dB)5 dB 峰值增益
J-IMPA 饱和功率
微波源脉冲调制开关比40 dB → 120 dB(启用 PM)
bias-tee K251 频段RF 1 MHz–40 GHz / DC DC–20 kHz
锁相放大器 SR830 激励幅值(柱塞栅)
SR570/SR560 低通截止10 kHz / 3 kHz
ADC 采样率(量子点电荷读出)
RF-SET 谐振频率160.1 MHz
RF-SET 凹陷峰谷差30 dB
RF-SET RTS 频率145.7 kHz

实验特征

  • 链路分级不能倒置:指出,把所有衰减器都集中放在 MC 层理论上能更好地抑制上级噪声,但会让 MC 层总功耗超过冷头制冷功率,反而推高样品温度;正确做法是按 PT2/MC 两级分摊。同一链路对 Z-control(窄带、低噪声敏感)必须用 RC + 铜粉 + 低通级联,而 XY-control 与 readout in(信号与噪声同频段)只允许衰减、不允许滤波。
  • 阻抗失配决定 HEMT 实际增益:HEMT 输出端反射回来的信号会带回 2.1 K 的噪声,并对量子比特产生扰动;解决方法是 HEMT 后加 3 dB 衰减器并使用 3 个环形器级联把反射信号导入 50 Ω 接地端口。
  • bonding 线自感是关键瓶颈:指出,每根 1 mm 左右的 wire-bonding 线约 1 nH 自感,会引起驻波与信号泄露;立体封装(弹簧针 + 铜腔)把驻波模式挤压到 20 GHz 以上。
  • 铜粉滤波器位置是工程关键:传统体积过大无法放入制冷机底部,必须用绕线柱间共用滤波铜粉 + SMA → 25-pin D 型接头的方案把体积压到 MC 端可放;这是把滤波效果从”室温”挪到”芯片附近”的代表性改动。
  • 大电流偏置带来的离子注入区加热:Petta 组在 SiGe 体系上利用 HEMT 放大器 + RF-SET 读出把 CZ 门保真度显著提高,验证了 cryo-LNA 对双比特门的实际增益( 综述引文)。
  • JTWPA 等放大器自身有噪声反射:因此不能直接放在量子芯片后级,必须用环形器把放大器反射的噪声导入 50 Ω 端口——这是 transmon 链路”3 个环形器 + 1 个 HEMT + 1 个 J-Amp”布局的物理依据。

与其他概念的关系

  • 自动调控把所有电压配置视作”在 cryo-electronics 的能力范围内做闭环寻优”;cryo-CMOS 实时产生 + 自动调控实时更新是闭环自动化的两条互补路径。
  • 虚拟电极与交叉电容矩阵关注的是同一根栅极在 cryo-electronics 的有限动态范围(典型 ±10 V、14-bit)下的电压精度分配;cryo-CMOS 可在 4 K 端做实时电压补偿,是虚拟电极的硬件实现。
  • 单发读出的信噪比直接受 cryo-LNA 噪声温度与带宽限制:HEMT 噪声温度 2 K 对应电荷传感器的本底噪声下限,再低就需要 cryo-CMOS 或 J-Amp。
  • 射频反射读出把链路上限从 kHz 提到 100 MHz 以上,对应 cryo-electronics 切换到匹配网络 + 高频衰减 + cryo-LNA 的配置。
  • 参量放大器(J-Amp/J-TWPA)是 cryo-electronics 在量子比特读出端的近量子极限放大,与本节 HEMT 形成代次互补。
  • Purcell filter 把”读出链路对 qubit 退相干的影响”用 与 解析地纳入链路设计,是 cryo-electronics 在 readout 端的设计参数。
  • 电荷噪声是 cryo-electronics 必须抑制的扰动源;指出同轴线 + 热沉方案能直接降低离子注入区因加热产生的额外电荷跳变。
  • 几何量子门的噪声鲁棒性取决于 cryo-electronics 对共振频率噪声的注入量; 中”几何门对比传统动力学门在 1 K 噪声下表现更稳”的几何增益,部分来自 cryo-electronics 决定的噪声谱形。