量子全加器

“全加器”这个词在文献里指两种不同的东西，切混了会导致整个成本模型出错。经典计算机里的全加器是一个 3 输入 2 输出的小模块，量子全加器（QFA）指的就是这个器件级对象；它与本卷其他词条讨论的”加法器”（$n$ 比特寄存器级线路）不是同一个层次。量子文献里 QFA 的独立研究主要集中在核磁自旋链与离子阱等物理实现，以及”保输入”全加器的门级优化——因为只有保输入的版本才能被无损地级联成寄存器级加法器。

两种”全加器”

器件级 QFA：一个比特级的模块，对三个输入比特 $(a,b,c_{\text{in}})$ 求和比特 $s$ 与进位比特 $c_{\text{out}}$。它关心的是”这 3 个自旋/离子如何响应对应的 RF 脉冲序列”，以及”非共振跃迁带来的误差有多大”。

寄存器级加法器：$n$ 比特进位链或进位先行线路（见cdkm-adder、carry-lookahead-adders），关心的是门数、深度、辅助比特与反计算代价。

二者的关系是模块与整机的关系。经典的 Peres 全加器本身不保输入——它会破坏某些输入比特，因此不能直接级联；只有补上恢复步骤的”保输入可逆全加器”（HNG 等）才可级联。这个区分是量子全加器文献的核心议题，也是下面两节的组织线索。

经典可逆全加器：HNG 与 PPKN

HNG 门长期是保输入可逆全加器的标准。QA023 给出了它的两个指标基线：量子代价（QC，按非线性门数计）为 12，逻辑深度为 5。

PPKN 门是该文提出的新设计，用 1 个 Toffoli + 5 个 CNOT 实现同样的保输入功能，QC 为 10、逻辑深度为 4，在复杂度与速度两方面都优于 HNG。该文还给出了把 PPKN 模块级联成 $n$ 比特进位链加法器的模块化架构——这正是”器件级全加器”与”寄存器级加法器”之间的桥。

对照”非保输入”的 Peres 全加器就能看出区别：Peres 全加器只需 1 个 Toffoli，但会破坏输入比特，所以要么补恢复步骤（门数回升到 HNG 的量级），要么在特定编排下利用被破坏的比特（即 CDK〜 的 MAJ/UMA 借位思路）。三条路的选择，取决于是否要求模块可任意编排。CDKM 属于第三条：它不要求全加器保输入，而是用 MAJ/UMA 的借位技巧编排被破坏的比特。

器件级全加器与寄存器级加法器的关系

核磁自旋链实现

QFA 的物理实现研究主要来自核磁自旋链方向。

201 自旋模拟（QA021）。Berman、Doolen、Lopez 与 Tsifrinovich 演示了在自旋链量子计算机中实现量子全加器的策略，具体模拟了一个含 201 个自旋的链上的量子全加器。模拟同时展示如何最小化非共振效应产生的误差——非共振跃迁（用到比特未调谐到共振频率的脉冲）是这类实现的主要误差源。

扩展到 1000 比特（QA022）。Kamenev、Berman、Kassman 与 Tsifrinovich 把该模型扩展到 Ising 自旋量子计算机上的千比特全加器（用 2001 个自旋实现 1000 比特数的加法），并报告了五点设计特征：

1. 完全抑制小失谐的近共振跃迁，误差因此降低数个数量级；
2. 把全加器门直接构造为射频脉冲序列，而不是先分解成 CNOT、单比特门等通用逻辑门——显著减少了所需脉冲数（加一位所需的 F 门最多 15 个脉冲）；
3. 全加器在均匀自旋链上实现；
4. 相位误差最小化：F 门对叠加态的不同状态产生近似相同的相位；
5. 用量子映射（quantum maps）而非微分方程建模，把计算时间降到可接受范围。

论文明确把这定位为”迈向有效建模 Shor 等算法所需的量子模加法器的一步”。

离子阱实现

QA024 是本卷唯一的实验半加器记录。研究者在宏观线性 Paul 阱中以射频控制的 ${}^{171}{\mathrm{Yb}}^{+}$ 离子为比特，提出并实验实现了适用于经典计算的 Toffoli 与半加器线路，分析了操作逻辑门所需的能量（重点是控制能量），并指出瓶颈与未来平台的改进方向（如集成天线的阱芯片与腔 QED）。论文还说明其经实验验证的能量模型填补了量子信息能量学文献中的一项空白。

需要注意口径：这是物理离子阱上实现经典可逆逻辑门的原理验证，不是量子算术线路的量子计算实现。研究阶段核验发现，门级量子半加器论文未获得可核验记录，因此本词条不给出这一方向的更多文献。

为什么这个方向在文献里偏冷

一个可观察的事实：QFA 的可核验文献集中在 2001–2004 年的核磁自旋链工作与 2022 年的离子阱工作，中间有近二十年空档，且没有一篇专门综述。这与寄存器级加法器每年都有新进展形成鲜明对比。

原因不难推断：器件级全加器的研究价值高度依赖具体平台的脉冲机制，跨平台不可迁移；而寄存器级加法器是平台无关的，可以在容错抽象下比较。QA022 里那句”直接构造为射频脉冲序列，而非分解成通用逻辑门”，实际上说明了器件级视角与门级视角是两种不同的优化目标，强行统一反而两边都做不好。

什么时候该关心 QFA

• 做物理实现：必然关心，尤其是脉冲序列设计与非共振误差抑制。
• 做门级优化：关心保输入全加器（PPKN 一类），因为只有它可自由级联，见cdkm-adder的模块化变体。
• 做算法资源估算：通常不需要直接用 QFA，只需要选一个寄存器级加法器并计入其门数——参见adder-resource-comparison。
• 做非标准架构：若平台有可高效实现的多比特原生门，器件级设计可能反超门级设计，但目前没有可核验证据支持这一判断。

论文依据

• Berman–Doolen–Lopez–Tsifrinovich 2001 —— 演示在自旋链量子计算机中实现量子全加器的策略，模拟了含 201 个自旋的链，并展示如何最小化非共振效应产生的误差。
• Kamenev–Berman–Kassman–Tsifrinovich 2004 —— 把量子全加器建模到 Ising 自旋量子计算机的 1000 比特规模（2001 个自旋），报告五点设计特征（抑制近共振跃迁、门直接构造为射频脉冲序列、均匀自旋链、相位误差最小化、用量子映射建模），并定位为建模 Shor 所需量子模加法器的一步。
• Pratapsi 等 2022 —— 在宏观线性 Paul 阱中以 ${}^{171}{\mathrm{Yb}}^{+}$ 离子实验实现 Toffoli 与半加器线路，分析控制能量并指出瓶颈与改进方向；本词条唯一的实验实现记录。
• Papakonstantinou 2025 —— 提出 PPKN 门：以 1 个 Toffoli + 5 个 CNOT 实现保输入全加器，QC 为 10、逻辑深度为 4，优于标准 HNG 门的 QC 12 / 深度 5；并给出级联 PPKN 模块构成 $n$ 比特进位链加法器的模块化架构。本词条”经典可逆全加器”一节的主体来源。
• Cuccaro–Draper–Kutin–Moulton 2004 —— CDKM 路线不要求全加器保输入，因为它用 MAJ/UMA 的借位技巧编排被破坏的比特；是”模块可否自由编排”这一取舍的另一端。

延伸阅读

• cdkm-adder —— 寄存器级加法器的标准件
• hybrid-adders —— QFT 与 Toffoli 结构的融合
• adder-resource-comparison —— 器件级与门级如何分账
• 比特序与寄存器约定 —— 模块接口的约定问题