Real-time decoding of the gross code memory with FPGAs

Thilo Maurer, Markus Bühler, Michael Kröner, Frank Haverkamp, Tristan Müller, Drew Vandeth, Blake R. Johnson (IBM) · 2025 · arXiv:2510.21600

| 编号 QE364 | 主题 硬件实验与里程碑 | 链接 arXiv:2510.21600 |

摘要

摘要保留原文（英文）

摘要取自 arXiv / 出版方元数据，未作翻译，以保证与原文一致。

IBM gross 码（[[144,12,12]] BB 码）存储实验的 FPGA 实时译码原型：Relay-BP 算法 24 ns/迭代，定精度算术下匹配浮点性能，p<3×10⁻³ 时平均每周期译码 <1 µs——Starling 路线译码工程的关键一环。

本站词条在引用该文献时，会以 wikilink（sources/QE364）链接到本页；右侧「反向链接」面板自动列出所有引用它的词条。