擦除转换、中电路测量、qLDPC 与逻辑处理器：走向容错的架构路线。
本卷共 12 个词条，按认知顺序排列（与左侧目录一致）：
| 词条 | 读完能回答 |
|---|---|
| 常数开销容错 | 用可重构原子阵列的重排连通性实现高码率 qLDPC 码的综合征提取，把容错计算的空间开销压到 O(1)。 |
| 擦除转换 | 碱土亚稳态编码把里德堡衰减误差转成可检测擦除，配合偏置擦除码把表面码阈值抬到 4%–10%。 |
| 里德堡硬件高效容错计算 | 把里德堡门的主导误差在硬件层面转成 Pauli-Z 偏置误差，用小型码实现低开销容错逻辑门。 |
| 大规模阵列与连续运行 | 千比特以上光镊阵列、6,100 高相干比特阵列与 3,000 比特连续运行——中性原子规模的三块里程碑。 |
| 逻辑量子处理器 | 可重构原子阵列上的逻辑级控制——48 逻辑比特超立方采样电路与容错通用架构的实验基础。 |
| 免测量纠错 | 用相干综合征提取、冗余稳定子信息与原生多比特门实现无需中电路测量的容错量子纠错循环。 |
| 中电路测量与非破坏读出 | 腔测量、种内搁置、omg 架构与隐藏光等技术让阵列只读出 ancilla 而不扰动 data 比特，并支撑快速前馈。 |
| 模块化互联 | 用扭曲环形腔与光纤把分立中性原子处理器连接起来，以约 10^5 每秒的速率分发近单位保真度的 Bell 对。 |
| qLDPC 码架构 | 双变量自行车码的长程里德堡门实现、BB 码在分区阵列上的编译执行与量子乘积码的架构-编译协同设计。 |
| 里德堡模拟优化与 MIS | 阻塞把原子阵列的基态直接编码为最大独立集，QUBO 型哈密顿量让模拟计算成为商用能力。 |
| 三比特门容错稳定子测量 | 原生三比特门把表面码稳定子读出深度近乎减半并保持严格容错，缩短纠错周期、降低逻辑错误率。 |
| 横向逻辑 Clifford 门 | 在旋转表面码上横向执行逻辑 H/S/CNOT：用重构阵列旋转码补丁、在综合征提取轮内嵌入折叠横向 S 门。 |